特許

J-GLOBAL ID：200903008052848748

低電力デジタル信号バッファ回路

発明者： バル・エス・サンドウ
出願人/特許権者： ナショナル セミコンダクタ コーポレイション
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-005595
公開番号（公開出願番号）：特開平7-007414
出願日： 1994年01月24日
公開日（公表日）： 1995年01月10日
要約：

【要約】【構成】 TTL信号用の低電力信号バッファ回路(30)が、基準電圧により制御された相補形MOSFET(C-MOSFET)増幅器(32)とC-MOSFETインバータ(34)とを含む。基準電圧により制御されたC-MOSFET増幅器は、一定の基準電圧(33)とTTL入力信号(31)とを受け取り、基準バイアス電圧(35)をもたらす。C-MOSFETインバータは、基準バイアス電圧を受け取りこれによりバイアスされるプルアップP形MOSFET(Q3)と、TTL入力信号を受け取るプルダウンN形MOSFET(Q4)を有する。C-MOSFETインバータは、信号振幅のダイナミックレンジが実質的に増大したTTL出力信号(37)をもたらす。【効果】 TTL入力信号の状態が「低」から「高」(例えば論理「0」から論理「1」に変化する際に、直流電源からのバッファ回路用の電流のドレーンは大きく低減される。

請求項（抜粋）：

アクティブ基準信号とデジタル入力信号とを受け取り、前記受け取ったデジタル入力信号を前記受け取ったアクティブ基準信号に従って反転してデジタル出力信号をもたらす入力信号インバータ手段と、及び前記入力信号インバータ手段に結合され、少なくとも1つの一定の基準電圧と前記デジタル入力信号とを受け取り、これらに従って前記アクティブ基準信号をもたらすアクティブ基準信号発生手段とからなる、低電力信号バッファ回路。

IPC (3件)：

H03K 19/0185 ,  H03K 17/693 ,  H03K 19/096

引用特許：

審査官引用 (4件)

• 特開2046-116817
  
• 特開昭61-202523
  
• 特開2046-116817
  
• 特開昭61-202523