特許
J-GLOBAL ID:200903008081296690

気相成長方法および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 船橋 國則
公報種別:公開公報
出願番号(国際出願番号):特願平10-286160
公開番号(公開出願番号):特開2000-114190
出願日: 1998年10月08日
公開日(公表日): 2000年04月21日
要約:
【要約】【課題】 簡便な手法にて選択エピタキシャル成長時に発生するファセットの問題を防止することができる、気相成長方法の提供が望まれている。【解決手段】 シリコン基板20上の所定領域にシリコン基板20表面を露出させる開口部22を有するとともに、所定領域以外の領域を覆うシリコン酸化膜21をマスクとして用いて、シリコン基板20の表面が露出した開口部22内のみに選択的に単結晶半導体材料を気相成長させる気相成長方法である。シリコン酸化膜21の開口部22内に露出するシリコン基板20を気相エッチングすることによってこのシリコン基板20の表層部を開口部22より広い状態にアンダーカットし、次いで、このアンダーカットした箇所23に単結晶半導体材料を選択エピタキシャル成長させる。
請求項(抜粋):
単結晶半導体基板上の所定領域に該単結晶半導体基板表面を露出させる開口部を有するとともに、該所定領域以外の領域を覆う絶縁層をマスクとして用いて、前記単結晶半導体基板の表面が露出した開口部内のみに選択的に単結晶半導体材料を気相成長させる気相成長方法であって、前記絶縁層の開口部内に露出する単結晶半導体基板を気相エッチングすることによって該単結晶半導体基板の表層部を前記開口部より広い状態にアンダーカットし、次いで、該アンダーカットした箇所に単結晶半導体材料を選択エピタキシャル成長させることを特徴とする気相成長方法。
IPC (3件):
H01L 21/205 ,  H01L 21/331 ,  H01L 29/73
FI (2件):
H01L 21/205 ,  H01L 29/72
Fターム (49件):
5F003AP00 ,  5F003BA11 ,  5F003BA97 ,  5F003BB02 ,  5F003BB05 ,  5F003BB07 ,  5F003BB08 ,  5F003BE07 ,  5F003BE08 ,  5F003BF03 ,  5F003BF06 ,  5F003BF90 ,  5F003BG03 ,  5F003BM01 ,  5F003BP06 ,  5F003BP11 ,  5F003BP12 ,  5F003BP21 ,  5F003BP31 ,  5F003BP33 ,  5F003BP41 ,  5F003BP42 ,  5F003BP93 ,  5F003BS06 ,  5F045AA06 ,  5F045AB01 ,  5F045AB02 ,  5F045AB03 ,  5F045AB32 ,  5F045AC01 ,  5F045AC05 ,  5F045AC13 ,  5F045AC19 ,  5F045AD11 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AD17 ,  5F045AD18 ,  5F045AE23 ,  5F045AF03 ,  5F045BB08 ,  5F045CA01 ,  5F045DB02 ,  5F045HA03 ,  5F045HA04 ,  5F045HA15
引用特許:
審査官引用 (3件)

前のページに戻る