特許
J-GLOBAL ID：200903008088060888
半導体集積回路
発明者：
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-074326
公開番号（公開出願番号）：特開2000-267748
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：
【要約】 (修正有)【課題】 信号伝達精度を向上させることが可能な構成のベース電流補正回路を備えたカレントミラー回路を提供する。【解決手段】 半導体集積回路は、電源電位ノードと信号入力ノードとの間に接続された第1のpnpトランジスタQ11と、ベースが第1のpnpトランジスタのベースと共通接続された第2のpnpトランジスタQ12と、ベースが第2のpnpトランジスタのコレクタに接続された第1のnpnトランジスタQ13と、コレクタが第1のnpnトランジスタのエミッタに接続され、ベースが第1のpnpトランジスタのコレクタに接続された第2のnpnトランジスタQ14と、コレクタが第1及び第2のpnpトランジスタのベースに接続され、エミッタが第2のnpnトランジスタのエミッタと共通接続された第3のnpnトランジスタQ15と、第2及び第3のnpnトランジスタの共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源I11とを備えている。
請求項（抜粋）：
電源電位ノードと信号入力ノードとの間に接続された第1のpnpトランジスタと、前記電源電位ノードと信号出力ノードとの間に接続され、ベースが前記第1のpnpトランジスタのベースと共通接続された第2のpnpトランジスタと、コレクタが前記電源電位ノードに接続され、ベースが前記第2のpnpトランジスタのコレクタに接続された第1のnpnトランジスタと、コレクタが前記第1のnpnトランジスタのエミッタに接続され、ベースが前記第1のpnpトランジスタのコレクタに接続された第2のnpnトランジスタと、コレクタが前記第1及び第2のpnpトランジスタの共通接続されたベースに接続され、ベースが所定の電位ノードに接続され、エミッタが前記第2のnpnトランジスタのエミッタと共通接続された第3のnpnトランジスタと、前記第2及び第3のnpnトランジスタの共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源と、を備えたことを特徴とする半導体集積回路。
IPC (2件)：
FI (2件)：
Fターム (26件)：
5H420BB13
, 5H420CC02
, 5H420DD02
, 5H420EA11
, 5H420EA18
, 5H420EA42
, 5H420EB15
, 5H420EB37
, 5H420FF04
, 5H420FF23
, 5H420NB03
, 5H420NC23
, 5H420NC33
, 5J091AA01
, 5J091AA43
, 5J091CA00
, 5J091FA10
, 5J091HA08
, 5J091HA19
, 5J091HA25
, 5J091KA00
, 5J091KA01
, 5J091KA02
, 5J091KA05
, 5J091MA13
, 5J091MA21
