特許

J-GLOBAL ID：200903008089372182

ノンブロッキングキャッシュ対応のコードスケジューリング方式及びそのプログラムを記録した記憶媒体

発明者： 船間 政昭
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平9-146482
公開番号（公開出願番号）：特開平10-333916
出願日： 1997年06月04日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 ノンブロッキングキヤッシュ機構を採用する計算機システム用のコンパイラにおいて、キャッシュミスによるぺナルティを軽減することで実行速度の速い目的コードを生成することのできるコードスケジューリング方法。【解決手段】 本発明のコードスケジューリングの各ステップのプログラムを記録した記録媒体は、言語処理コンパイラにおいて、ソースプログラムを入力して字句解析、構文解析を行ない、解析結果に基づいて命令コードを生成するスケジューリング部にて、目的コードをマシン上もしくはシミュレータ上で実行し得られるCPU動作を記録したプロファイルデータを基に、実行速度を低下させるキャッシュミスペナルティを検出するプロファイルデータ解析部と、前記プロファイルデータ解析部により検出したキャッシュミスするデータの先読みを行なう命令コードの挿入を行なうコードスケジューリング実行部とを有する。

請求項（抜粋）：

CPUとメモリの間に高速、小容量のノンブロッキングキャッシュを配置し、ソースプログラムを入力して字句解析、構文解析を行なうフロントエンドと、前記フロントエンドの解析結果と目的コードをマシン上もしくはシミュレータ上で実行し得られるCPU動作を記録したプロファイルデータとを基に、コードスケジューリング部と目的コード生成部を含み、目的コードを生成するバックエンドとを有する言語処理コンパイラにおけるコードスケジューリング方式において、前記コードスケジューリング部に、前記解析結果と前記プロファイルデータを基に、実行速度を低下させるキャッシュミスペナルティを検出するプロファイルデータ解析部と、前記プロファイルデータ解析部により検出されるキャッシュミスするデータの先読みを行なう命令コードの挿入を行なうコードスケジューリング実行部とを有することを特徴とするノンブロッキングキャッシュ対応のコードスケジューリング方式。

引用特許：

審査官引用 (3件)

• 特開平4-044139
  
• 特開平2-176938
  
• 特開平2-064833