特許
J-GLOBAL ID：200903008118975959
PLL回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
藤村 元彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-249636
公開番号（公開出願番号）：特開平10-098377
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】 短いVFO領域でも確実にPLLロックし、その後の情報データの再生を良好に行うことを可能とする。【解決手段】 この回路は、一定デューティ比のパルス列からなる繰返信号とデューティ比の変化を許容したパルス列からなるランダム信号とが時系列的に配されて成る複合信号が供給されるPLL回路である。本回路には、制御信号に応じた周波数を有する出力信号を発生するVCO64と、繰返信号と出力信号とを位相周波数比較して位相周波数誤差信号を生成するPFC60Aと、ランダム信号と出力信号とを位相比較して位相誤差信号を生成するPC60Bと、位相周波数誤差信号及び位相誤差信号の所定帯域成分を抽出して制御信号を生成するLPF62A,62Bとが設けられる。【効果】 VFOの読取時に、ダイナミックレンジが広く単一のロック点にて動作する位相周波数比較器によりPLLが形成されるので、ミスロックすることなく、VFOが短くても確実な引き込み動作が達成される。
請求項（抜粋）：
デューティ比の一定なパルス列からなる繰返信号とデューティ比の変化を許容したフォーマットのパルス列からなるランダム信号とが時系列的に配されて構成される複合信号が供給されるPLL回路であって、制御信号に応じた周波数を有する出力信号を発生する可変発振手段と、前記繰返信号と前記出力信号とを位相周波数比較して位相周波数誤差信号を生成する位相周波数比較手段と、前記ランダム信号と前記出力信号とを位相比較して位相誤差信号を生成する位相比較手段と、前記位相周波数誤差信号及び前記位相誤差信号の所定帯域成分を抽出して前記制御信号を生成するループフィルタ手段とを有することを特徴とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/08 P
, H03L 7/10 C
