特許

J-GLOBAL ID：200903008130858836

アニーリングを伴った半導体ウェーハの製造方法及び半導体素子の製造方法

発明者： 朴 正 雨 ,  宋 源 ▲しょう▼ ,  朴 泰 ▲しょ▼ ,  李 韓 信 ,  朴 ▲けい▼ 媛
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 八田 幹雄 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-287096
公開番号（公開出願番号）：特開2001-144095
出願日： 2000年09月21日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 半導体ウェーハまたは半導体素子の基板表面に存在する欠陥をキュアリングし、それに起因する表面粗さを改善させるアニーリングを伴った半導体ウェーハ及び半導体素子の製造方法を提供する。【解決手段】 半導体ウェーハの製造段階または半導体素子の特定工程段階で発生した表面欠陥が存在する半導体ウェーハまたは半導体素子を10-2Torr以下の高真空、950°C以下の低温及び半導体物質ソースガスを含む水素ガス雰囲気下でアニーリングさせる。本発明のアニーリングが主として適用される段階としては、ウェーハを製作するためのポリシング段階、半導体素子を製造するための各種のイオン注入段階、ドライエッチング段階、化学的及び機械的ポリシング段階がある。本発明によれば、低温で、かつ、短時間内にアニーリングがなされるので、素子の信頼性及び経済性が向上される。

請求項（抜粋）：

半導体インゴットから半導体ウェーハを形状化する段階と、前記半導体ウェーハの表面をポリシングする段階と、前記ポリシングされた半導体ウェーハを10-2Torr以下の高真空、950°C以下の低温及び半導体物質ソースガスを含むガス雰囲気下でアニーリングさせる段階とを具備することを特徴とするアニーリングを伴った半導体ウェーハの製造方法。