特許

J-GLOBAL ID：200903008164205025

半導体記憶装置およびその製造方法

発明者： 橋詰 靖之 ,  栄森 貴尚
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-042357
公開番号（公開出願番号）：特開平7-249692
出願日： 1994年03月14日
公開日（公表日）： 1995年09月26日
要約：

【要約】【目的】 結晶性の誘電体膜を用いたキャパシタにおいて、キャパシタの性能を損なうことなくキャパシタの容量を拡大する。【構成】 平面部と所定の高さの側壁面を有する下部電極を設け、この下部電極上のコーナー部分を非晶質の誘電体膜で形成し、他の部分を結晶性の誘電体膜で形成したキャパシタ構造を有する。

請求項（抜粋）：

半導体基板上に形成され、平面部と所定の高さの側壁部を有する下部電極と、前記下部電極における側壁面上および平面部上の少なくとも一方に形成された結晶性の誘電体膜と、前記下部電極の少なくともコーナー部に形成された非晶質の誘電体膜と、前記結晶性の誘電体膜と前記非晶質の誘電体膜上に形成された上部電極とを備えたことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 325 J ,  H01L 27/04 C ,  H01L 27/10 325 C