特許
J-GLOBAL ID：200903008167751691
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-249213
公開番号（公開出願番号）：特開平6-104203
出願日： 1992年09月18日
公開日（公表日）： 1994年04月15日
要約：
【要約】【目的】 多層配線やMOS型電界効果半導体装置のゲート電極等の導電膜の形成方法に特徴がある半導体装置の製造方法に関し、ゲート絶縁膜や層間絶縁膜に取り込まれるハロゲンの量を低減して信頼性の高い半導体装置を提供する。【構成】 シリコン基板1の上に、ゲート絶縁膜や層間絶縁膜になるシリコン酸化膜2、CVD多結晶シリコン膜3、非晶質シリコン膜4を形成し、その上にフッ素等のハロゲンを含んだ原料ガスを用いた気相成長法によって非晶質タングステンシリサイド膜5等のメタルシリサイド膜を形成し、その上に非晶質シリコン酸化膜8を形成し、熱処理によって少なくとも非晶質メタルシリサイド膜をその底面から固相成長して、非晶質メタルシリサイド膜中に残留していたハロゲンを固相成長表面側に偏析させ、ゲート絶縁膜や層間絶縁膜等に近い固相成長底面側のハロゲン濃度を低減する。
請求項（抜粋）：
ハロゲンを含んだ原料ガスを用いた気相成長法によって非晶質メタルシリサイド膜を形成する工程と、熱処理によって該非晶質メタルシリサイド膜の底面から固相成長して、該非晶質メタルシリサイド膜中に残留していたハロゲンを固相成長表面側に偏析させ、固相成長底面側のハロゲン濃度を低減する工程を有することを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/28 301
, H01L 29/62
, H01L 21/336
, H01L 29/784
