特許
J-GLOBAL ID：200903008175577730
電流変換回路及び信号遅延回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-060689
公開番号（公開出願番号）：特開平10-256847
出願日： 1997年03月14日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】 MOS型の素子で構成される周波数ロックループを用いて、所定の遅延時間を得るために使用することのできる電流変換回路及びこの電流変換回路を用いた信号遅延回路を提供する。【解決手段】 電流変換回路は、チャネルの導電型が同一の第1及び第2のMOSFETと、第1のMOSFETのドレインに接続された第1の定電流源と、第2のMOSFETのドレインに接続された第2の定電流源と、第1及び第2のMOSFETのソースどうしを接続し、その接続点に接続された第3の定電流源と、第1のMOSFETのゲートに正極が、第2のMOSFETのゲートに負極がそれぞれ接続された定電圧源とを備え、第1のMOSFET及び第1の定電流源の相互接続点を電流入力端とし、第2のMOSFET及び第2の定電流源の相互接続点を電流出力端とし、第1及び第2の定電流源はそれぞれ第3の定電流源の電流に対して1/2の電流を流すことによって、第3の定電流源の電流の平方根に比例した電流を出力するものである。
請求項（抜粋）：
チャネルの導電型が同一の第1及び第2のMOSFETと、前記第1のMOSFETのドレインに接続された第1の定電流源と、前記第2のMOSFETのドレインに接続された第2の定電流源と、前記第1及び第2のMOSFETのソースどうしを接続し、その接続点に接続された第3の定電流源と、前記第1のMOSFETのゲートに正極が、前記第2のMOSFETのゲートに負極がそれぞれ接続された定電圧源と、を備え、前記第1のMOSFET及び前記第1の定電流源の相互接続点を電流入力端とし、前記第2のMOSFET及び前記第2の定電流源の相互接続点を電流出力端とし、前記第1及び第2の定電流源はそれぞれ前記第3の定電流源の電流に対して1/2の電流を流すことによって、前記第3の定電流源の電流の平方根に比例した電流を出力する電流変換回路。
IPC (2件)：
FI (2件)：
前のページに戻る
