特許

J-GLOBAL ID：200903008201852818

パターン線幅シミュレーション方法およびパターン線幅シミュレータ

発明者： 大藤 武
出願人/特許権者： 株式会社半導体先端テクノロジーズ
代理人 (1件)： 高田 守 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-156607
公開番号（公開出願番号）：特開2000-349002
出願日： 1999年06月03日
公開日（公表日）： 2000年12月15日
要約：

【要約】【課題】 本発明は、半導体素子製造工程のリソグラフィー工程で形成される微細レジストパターンの線幅変動成分を計算するパターン線幅シミュレーション方法およびパターン線幅シミュレータを提供することを課題とする。【解決手段】 半導体基板上の被加工層上に塗布したレジストを露光・現像して形成する微細レジストパターンに対して特定の空間周波数特性を有する雑音成分を実際に観測する工程と、前記特定の空間周波数特性を有する雑音成分を用いて実際の線幅変動成分dLと同じ性質を有する微細レジストパターンの線幅変動成分dLをシミュレーションする工程とを有する。

請求項（抜粋）：

半導体素子製造工程のリソグラフィー工程で形成される微細レジストパターンの線幅変動成分を高い計算確度およびシミュレーション妥当性を以て計算するパターン線幅シミュレーション方法であって、半導体基板上の被加工層上に塗布したレジストを露光・現像して形成する微細レジストパターンに対して特定の空間周波数特性を有する雑音成分を実際に観測する工程と、当該特定の空間周波数特性を有する実際の雑音成分を用いて微細レジストパターンの線幅変動成分をシミュレーションする工程とを有することを特徴とするパターン線幅シミュレーション方法。

IPC (2件)：

H01L 21/027 ,  G03F 7/26 501

FI (2件)：

H01L 21/30 516 Z ,  G03F 7/26 501

Fターム (6件)：

2H096AA25 ,  2H096EA05 ,  5F046CA04 ,  5F046DB05 ,  5F046DB08 ,  5F046DB14