特許
J-GLOBAL ID：200903008223367999
印刷装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-050241
公開番号（公開出願番号）：特開平5-246119
出願日： 1992年03月09日
公開日（公表日）： 1993年09月24日
要約：
【要約】【目的】印刷装置において、1バイト毎に受信した印刷データを解析したビットパターンデータに展開するまでの処理を複数のマイクロプロセッサに分割して動作する場合に、各プロセッサの処理実行待ち時間を大幅に減少させ処理効率を良くし、性能を向上させる。【構成】受信完了時に、次の印刷データ解析処理を複数のプロセッサに分割させるために印刷データの分割を行う印刷データ値を格納する解析データレジスタ2-2と、受信した印刷データとの一致を検出するAND回路2-3と、2-2にて一致を検出した時点での受信バッファアドレスを一時対比する分割アドレスレジスタ2-4と、2-3にて一致を検出する毎に、受信バッファアドレスを格納する分割情報メモリ2-5を有している。マイクロプロセッサは受信完了後分割情報メモリに格納された受信バッファアドレスを読み出し、各プロセッサで処理する印刷データの分割量を識別する。
請求項（抜粋）：
上位装置から転送される1バイト毎の印刷データを受信するパラレルインタフェース回路と、受信した印刷データを解析し、ビットパターンデータに展開するためのデータに変換する編集処理と、1ページの用紙に対応したメモリにビットパターンデータを展開する描画処理の各処理を分割し合い実行する複数のマイクロプロセッサと、受信した印刷データを格納しかつ前記複数のプロセッサが互いに参照する共有メモリと、展開されたビットパターンデータを用紙に転写するプリンタ部とを有する印刷装置において、前記パラレルインタフェース回路は受信した印刷データを分割するための1バイトの印刷データ値を格納する解析データレジスタと、上位装置から転送した時点の1バイトのデータと前記解析データレジスタに格納した1バイトのデータが一致することを検知するAND回路と、前記AND回路で一致を検知したときの受信した印刷データを格納する前記共有メモリの1つのアドレス値を一時格納する分割アドレスレジスタと、該分割アドレスレジスタに前記共有メモリのアドレス値が格納される毎にこのアドレス値を格納する分割情報メモリとを備え、受信した印刷データを前記分割情報メモリに格納されたアドレス値に従って分割して前記複数のマイクロプロセッサに送りビットパターンに展開させることを特徴とする印刷装置。
IPC (3件)：
B41J 29/38
, G06F 3/12
, G06F 15/72
