特許
J-GLOBAL ID：200903008232032606

ASIC

発明者：
中川 純

中川 純 について


出願人/特許権者：
コニカ株式会社

コニカ株式会社 について


代理人 (1件)： 荒船 博司
公報種別：公開公報
出願番号（国際出願番号）：特願2001-264863
公開番号（公開出願番号）：特開2003-078408
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：
【要約】【課題】 本発明の課題は、設計の一部に変更やミスがあった場合に、回路を再利用して設計の変更やミスの修正を行うことができるASICを提供する。【解決手段】 回路の機能が確定しているASICにプログラム可能な変更可能ブロック15Aを設け、セレクタ18a〜18d、18Aにより、入力信号を制御して、ASIC内の任意のサブブロックと変更可能ブロック15Aを置き換える。また、セレクタ18a〜18d、18Aにより、入力信号を制御して、任意のサブブロックの前後、または間に変更可能ブロック15Aを挿入する。さらに、セレクタ18a〜18d、18Aにより、入力信号を制御して、任意のサブブロックの接続順序を入れ替える。
請求項（抜粋）：
ブロック毎に処理が完結して実行される論理ブロックから構成されるASICであって、前記論理ブロックに接続されるプログラム可能な変更可能ブロックと、前記論理ブロックの入力端子、及び変更可能ブロックの入力端子に個別に接続され、入力された入力信号を選択して前記入力端子に出力するセレクタ回路と、前記セレクタ回路に接続され、当該セレクタ回路の出力を選択的に制御する切り替え制御手段と、を備えることを特徴とするASIC。
IPC (5件)：
H03K 19/173 101 ,  G06T 1/20 ,  H01L 21/82 ,  H01L 21/822 ,  H01L 27/04
FI (4件)：
H03K 19/173 101 ,  G06T 1/20 A ,  H01L 21/82 B ,  H01L 27/04 M
Fターム (21件)：
5B057CD05 ,  5B057CE06 ,  5B057CE11 ,  5B057CE13 ,  5B057CH01 ,  5B057CH18 ,  5B057CH20 ,  5F038AV18 ,  5F038CA03 ,  5F038DF14 ,  5F038EZ20 ,  5F064AA06 ,  5F064AA08 ,  5F064DD20 ,  5F064FF04 ,  5F064FF52 ,  5J042AA10 ,  5J042BA01 ,  5J042BA04 ,  5J042CA20 ,  5J042DA04
引用特許：
審査官引用 (2件)
  • ASICを搭載した回路基板
    公報種別：公開公報   出願番号：特願平11-358932   出願人：ミノルタ株式会社
  • 画像読取装置
    公報種別：公開公報   出願番号：特願平5-264269   出願人：富士ゼロックス株式会社

前のページに戻る

TOP

BOTTOM