特許

J-GLOBAL ID：200903008256336720

半導体チップ搭載用多層配線基板

発明者： 佐々木 淳
出願人/特許権者： 凸版印刷株式会社
代理人 (1件)： 田治米 登 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-292572
公開番号（公開出願番号）：特開平7-122700
出願日： 1993年10月27日
公開日（公表日）： 1995年05月12日
要約：

【要約】【目的】 半導体チップの外部導通用の電極パッドのピッチがファイン化した場合でも、半導体チップと半導体チップ搭載用基板とを短いボンディングワイヤーで接続できるようにする。しかも容易にバンブ接合できるようにする。【構成】 半導体チップ搭載部1及び該半導体チップ搭載部1の周囲に一列以上の環状に配された半導体チップ接続用端子群を表面に有する多層配線板3からなる半導体チップ搭載用多層配線基板において、半導体チップ搭載部1に最も近接して配された環状の半導体チップ接続用端子群を島状端子2から構成し、その島状端子2にスルーホールth1を形成し、そのスルーホールth1を介して各島状端子2を多層配線板3の内層又は裏面の導電層4に電気的に接続する。

請求項（抜粋）：

半導体チップ搭載部及び該半導体チップ搭載部の周囲に一列以上の環状に配された半導体チップ接続用端子群を表面に有する多層配線板からなる半導体チップ搭載用多層配線基板において、半導体チップ搭載部に最も近接して配された環状の半導体チップ接続用端子群が島状端子からなり、該島状端子にバイアホールが形成され、そのバイアホールを介して各島状端子が多層配線板の内層又は裏面の導電層に電気的に接続されていることを特徴とする半導体チップ搭載用多層配線基板。

IPC (3件)：

H01L 23/50 ,  H01L 23/12 ,  H05K 3/46

引用特許：

審査官引用 (2件)

• 特開昭63-234552
  
• 特開昭61-225829