特許
J-GLOBAL ID：200903008273402086
半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
発明者：
出願人/特許権者：
代理人 (6件)：
志賀 正武
, 高橋 詔男
, 青山 正和
, 江口 昭彦
, 杉浦 秀幸
, 村山 靖彦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-027596
公開番号（公開出願番号）：特開2004-241507
出願日： 2003年02月04日
公開日（公表日）： 2004年08月26日
要約：
【課題】貫通転位密度が低く、表面ラフネスが小さいと共に、デバイス製造工程等の熱処理時における表面や界面のラフネスの悪化を防ぐ。【解決手段】第1の層形成工程と第2の層形成工程と熱処理工程と研磨工程とを有し、第1の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の2倍より薄く前記第1のSiGe層2の膜厚を設定し、第2の層形成工程は、第2のSiGe層3のGe組成比を少なくとも第1のSiGe層2あるいはSiとの接触面で第1のSiGe層2におけるGe組成比の層中の最大値より低く、かつ、少なくとも一部にGe組成比が表面に向けて漸次増加した傾斜組成領域を形成する。【選択図】 図1
請求項（抜粋）：
Si基板上にSiGe層をエピタキシャル成長させた半導体基板の製造方法であって、
前記Si基板上に、第1のSiGe層をエピタキシャル成長する第1の層形成工程と、
前記第1のSiGe層上に直接又はエピタキシャル成長したSi層を介して第2のSiGe層をエピタキシャル成長する第2の層形成工程と、
前記SiGe層をエピタキシャル成長により形成する途中又は形成後に該エピタキシャル成長の温度を越える温度で熱処理を施す熱処理工程と、
前記SiGe層形成後に前記熱処理で生じた表面の凹凸を研磨により除去する研磨工程とを有し、
前記第1の層形成工程は、膜厚の増加により転位を発生して格子緩和が生ずる膜厚である臨界膜厚の2倍より薄く前記第1のSiGe層の膜厚を設定し、
前記第2の層形成工程は、前記第2のSiGe層のGe組成比を少なくとも前記第1のSiGe層あるいは前記Siとの接触面で第1のSiGe層におけるGe組成比の層中の最大値より低く、かつ、少なくとも一部にGe組成比が表面に向けて漸次増加した傾斜組成領域を形成することを特徴とする半導体基板の製造方法。
IPC (3件)：
H01L21/20
, H01L29/161
, H01L29/78
H01L21/20
, H01L29/78 301B
, H01L29/163
5F052JA01
, 5F052KA01
, 5F052KA05
, 5F140AA00
, 5F140AC28
, 5F140BA01
, 5F140BA05
, 5F140BA17
, 5F140BB18
, 5F140BE07
, 5F140BF01
, 5F140BF04
, 5F140BK13
, 5F140CE07
