特許

J-GLOBAL ID：200903008276550477

非線形処理回路

発明者： 鈴木 進
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平7-020064
公開番号（公開出願番号）：特開平8-214190
出願日： 1995年02月08日
公開日（公表日）： 1996年08月20日
要約：

【要約】【目的】 アクセス速度の速いROMを使用せず、ROM容量を削減した、直線近似方式の非線形処理回路を提供することを目的としている。【構成】 入力するデータの所定数の上位ビットをデコードするデコーダ1と、前記近似する直線式のパラメータデータを複数発生するパラメータ発生部2と、前記デコーダよりの所定の上位ビットをデコードしたデコード信号により前記パラメータ発生部よりのパラメータデータを選択して出力するデータセレクタ部3と、前記入力するデータに前記選択したパラメータデータの傾きデータを乗算する乗算器4と、該乗算器よりの乗算結果に前記選択したパラメータデータのオフセットデータを加算する第1の加算器5と、該加算結果に負の所定値を加算する第2の加算器6と、該加算結果を所定のデータ範囲に制限して出力するリミッタ部7とを備えた。

請求項（抜粋）：

非線形特性を複数の領域に分割し、各領域を直線で近似し、入力するデータの非線形処理を行う非線形処理回路において、前記入力するデータの所定数の上位ビットをデコードするデコーダと、前記近似する直線式のパラメータデータを複数発生するパラメータ発生部と、前記デコーダよりの所定の上位ビットをデコードしたデコード信号により前記パラメータ発生部よりのパラメータデータを選択して出力するデータセレクタ部と、前記入力するデータに前記選択したパラメータデータの傾きデータを乗算する乗算器と、該乗算器よりの乗算結果に前記選択したパラメータデータのオフセットデータを加算する第1の加算器と、該加算結果に負の所定値を加算する第2の加算器と、該加算結果を所定のデータ範囲に制限して出力するリミッタ部とを備えたことを特徴とする非線形処理回路。