特許

J-GLOBAL ID：200903008276887510

基板とその基板を用いた半導体パッケ一ジ

発明者： 川上 裕 ,  井上 文男 ,  阿波野 康彦 ,  清水 明 ,  生田目 和彦
出願人/特許権者： 日立化成工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-383813
公開番号（公開出願番号）：特開2002-185110
出願日： 2000年12月18日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】ソルダーレジストのクラックに伴う配線断線の抑制に優れた基板と、その基板を用いた半導体パッケージを提供すること。【解決手段】はんだボールを接続するための端子を有し、その端子に接続された配線の幅が100μm以下であって、その配線を被覆するソルダーレジストの弾性率が2〜3GPaである基板と、その基板に半導体チップを搭載した半導体パッケージ。

請求項（抜粋）：

はんだボ一ルを接続するための端子を有し、その端子に接続された配線の幅が100μm以下であって、その配線を被覆するソルダーレジストの弾性率が2〜3GPaである基板。

IPC (2件)：

H05K 3/28 ,  H01L 23/12 501

FI (2件)：

H05K 3/28 C ,  H01L 23/12 501 Z

Fターム (10件)：

5E314AA27 ,  5E314AA32 ,  5E314AA36 ,  5E314BB02 ,  5E314CC07 ,  5E314DD07 ,  5E314FF06 ,  5E314FF19 ,  5E314GG17 ,  5E314GG19