推論並列命令スレッドの実行

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：合田潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-011080
公開番号（公開出願番号）：特開平8-249183
出願日： 1996年01月25日
公開日（公表日）： 1996年09月27日
要約：

【要約】【課題】複数の命令スレッドの推論並列実行を可能にする、コンピュータ内の中央演算処理装置(CPU)を提供する。【解決手段】このCPUは、CPUの命令セットに追加され、並列実行用の潜在的な将来スレッドを示すために実行時以前にプログラムに挿入される、フォーク-中断命令を使用する。このCPUは、1つまたは複数の命令キャッシュ・ポートを備えた命令キャッシュと、1つまたは複数のプログラム・カウンタからなるバンクと、1つまたは複数のディスパッチャからなるバンクと、スレッド間通信を処理し、依存関係に違反する将来スレッドを破棄するスレッド管理ユニットと、すべてのスレッドに共通する1組のアーキテクチャ化レジスタと、CPU内の1つまたは複数の機能ユニット上での命令の並列実行をスケジューリングするスケジューラとを有する。

請求項（抜粋）：

コンピュータ内の中央演算処理装置において、a.複数の命令を有する命令キャッシュ・メモリであって、その命令キャッシュが1つまたは複数の命令キャッシュ・ポートをさらに有する命令キャッシュ・メモリと、b.複数のプログラム・カウンタからなるプログラム・カウンタ・バンクであって、それぞれのプログラム・カウンタが命令キャッシュ内の1つまたは複数の命令を独立してアドレス指定し、アドレス指定した命令を命令キャッシュ・ポートの1つにポーティングすることができる、プログラム・カウンタ・バンクと、c.複数のディスパッチャからなり、それぞれのディスパッチャが命令バッファを1つずつ有し、それぞれのディスパッチャが1つまたは複数の命令キャッシュ・ポートから命令を受け取り、受け取った命令をその命令バッファに入れ、命令をデコードし、その関連バッファ内の命令間の依存関係を分析することができる、ディスパッチャ・バンクと、d.それぞれのスレッドがプログラム・カウンタの1つを使用して実行した一連の命令シーケンスを有する、1つまたは複数のスレッドをフォークし、0または1つ以上のスレッド間通信を処理するスレッド管理ユニットと、e.すべてのディスパッチャから命令を受け取り、1つまたは複数の機能ユニット上で実行するために命令をスケジューリングするスケジューラと、f.すべてのスレッド内の命令によってアクセス可能な1つまたは複数のアーキテクチャ化レジスタからなる固定セットを含むレジスタ・ファイルとを含み、それにより、1つまたは複数の命令スレッドが機能ユニットによって並列に実行されることを特徴とする、中央演算処理装置。

引用特許：

審査官引用 (1件)

情報処理装置
公報種別：公開公報出願番号：特願平5-122524 出願人：松下電器産業株式会社

前のページに戻る