特許

J-GLOBAL ID：200903008281370207

クロック同期回路

発明者： 松岡 直樹 ,  朝永 博 ,  河合 正昭
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-187316
公開番号（公開出願番号）：特開平8-051416
出願日： 1994年08月09日
公開日（公表日）： 1996年02月20日
要約：

【要約】【目的】 特にクロスポイント型ATMスイッチ等におけるクロック同期回路に関し、高速の入力クロックを必要とせず、極力小形に構成することを目的とする。【構成】 入力データと同期した入力信号を受信し、入力信号と位相の異なる複数の遅延信号を出力する第一の位相生成手段(100)と、各遅延信号と所定のクロック信号との位相を比較し、該クロック信号により確実に検出し得る位相差を有する遅延信号を検出する最適位相検出手段(200)と、入力データを受信し、遅延信号と同一の位相差を有する複数の遅延データを生成する第二の位相生成手段(300)と、各遅延データの中から、最適位相検出手段(200)が検出した遅延信号と同一の位相差を、入力データに対して有する遅延データを選択する同期データ選択手段(400)とを具備する様に構成する。

請求項（抜粋）：

入力データと同期した入力信号を受信し、該入力信号と位相の異なる複数の遅延信号を出力する第一の位相生成手段と、前記第一の位相生成手段が生成する前記各遅延信号と、予め準備されたクロック信号との位相を比較し、該クロック信号により確実に検出し得る位相差を有する遅延信号を、前記各遅延信号の中から検出する最適位相検出手段と、前記入力データを受信し、前記第一の位相生成手段が前記入力信号に対して生成した前記各遅延信号と同一の位相差を、前記入力データに対して有する複数の遅延データを生成する第二の位相生成手段と、前記第二の位相生成手段が出力する前記各遅延データの中から、前記最適位相検出手段が前記各遅延信号の中から検出した遅延信号と同一の位相差を、前記入力データに対して有する遅延データを選択する同期データ選択手段とを具備することを特徴とするクロック同期回路。

IPC (3件)：

H04L 7/02 ,  H04L 12/28 ,  H04Q 3/00

FI (3件)：

H04L 7/02 Z ,  H04L 11/20 H ,  H04L 11/20 D