特許

J-GLOBAL ID：200903008309623084

画像フィルタ回路

発明者： 松尾 嘉勝
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 工藤 宣幸
公報種別：公開公報
出願番号（国際出願番号）：特願平9-175853
公開番号（公開出願番号）：特開平11-027563
出願日： 1997年07月01日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】 小規模、低消費電力の画像フィルタ回路を実現する。【解決手段】 本発明の画像フィルタ回路は、シリアルに入力されてきた出力画素位置に対して所定の位置関係にある所定個数の入力画素データのそれぞれに対して、重み付け係数を乗算してシリアルに出力する乗算手段と、この乗算手段から出力された所定個数の乗算結果データを累算して出力画素データを形成する累算手段と、現在の出力画素位置に応じた重み付け係数を入力画素データの入力に同期して上記乗算手段に与えると共に、上記累算手段に所定個数の乗算結果データが入力される前に上記累算手段をクリアさせる制御手段とを有する。

請求項（抜粋）：

出力画素位置に対して所定の位置関係にある所定個数の入力画素データを重み付け加算して上記出力画素位置の出力画素データを形成する1次元画像フィルタ回路において、シリアルに入力されてきた出力画素位置に対して所定の位置関係にある所定個数の入力画素データのそれぞれに対して、重み付け係数を乗算してシリアルに出力する乗算手段と、この乗算手段から出力された所定個数の乗算結果データを累算して出力画素データを形成する累算手段と、現在の出力画素位置に応じた重み付け係数を入力画素データの入力に同期して上記乗算手段に与えると共に、上記累算手段に所定個数の乗算結果データが入力される前に上記累算手段をクリアさせる制御手段とを有することを特徴とする画像フィルタ回路。

IPC (3件)：

H04N 5/208 ,  H04N 1/41 ,  H04N 9/64

FI (3件)：

H04N 5/208 ,  H04N 1/41 C ,  H04N 9/64 Z