特許
J-GLOBAL ID：200903008337491657
半導体装置およびその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-114609
公開番号（公開出願番号）：特開平11-307625
出願日： 1998年04月24日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】開口幅200nm以下の微細なSi溝を、ボイドやシームを発生させることなく埋め込む。【解決手段】Si溝内に形成した溝内酸化膜をウエットエッチングで除去し、CVD法で堆積する埋め込み絶縁膜の下地をSiとSi3N4膜で形成する。
請求項（抜粋）：
Si基板に溝を形成し、上記Si溝を絶縁膜で埋め込み、隣接する活性領域を絶縁する溝アイソレーションにおいて、上記活性領域間の中央部近傍の埋め込み絶縁膜に、空洞や膜の合わせ目が存在しないことを特徴とする半導体装置。
IPC (2件)：
FI (2件)：
H01L 21/76 L
, H01L 21/316 X
