特許

J-GLOBAL ID：200903008362955188

薄膜トランジスタの製造方法

発明者： 両澤 克彦 ,  下牧 伸一
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平6-083699
公開番号（公開出願番号）：特開平7-273344
出願日： 1994年03月31日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 品質の高いチャネル領域を有するボトムゲート型の薄膜トランジスタを製造できる製造方法を提供することである。【構成】 透明基板1上にゲート電極3、ゲート絶縁膜5、ポリシリコン層7、保護層9、フォトレジスト膜を順次形成する。ゲート電極3をマスクとして基板1側よりフォトレジスト膜を露光して現像し、フォトレジスト膜をパターニングする。残されたフォトレジスト膜をマスクとして保護層9をパターニングし、保護層9をポリシリコン層7のチャネル領域上のみに残存させる。パターニングされた保護層9をマスクとしてポリシリコン層7にN型不純物をイオン注入し、保護層9でチャネル領域を保護しつつポリシリコン層をレーザーアニールし、ソース及びドレイン領域を形成する。

請求項（抜粋）：

ゲート電極上にゲート絶縁膜および半導体層を形成した薄膜トランジスタの製造方法において、前記半導体層上に断熱層を形成し、この断熱層上にレジスト層を形成する工程と、前記ゲート電極をマスクとして前記レジスト層をフォトリソグラフィーによりパターニングし、このレジストパターンをマスクとして前記断熱層をパターニングする工程と、前記レジストパターン及び前記パターニングされた断熱層の少なくとも一方をマスクとして前記半導体層に不純物を注入する工程と、不純物注入後、前記断熱層側から前記半導体層をアニールする工程と、を具備することを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 29/786 ,  H01L 21/336 ,  H01L 21/265 ,  H01L 21/266

FI (3件)：

H01L 29/78 311 P ,  H01L 21/265 B ,  H01L 21/265 M