特許
J-GLOBAL ID：200903008376100703
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
青木 朗 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096726
公開番号（公開出願番号）：特開平5-299599
出願日： 1992年04月16日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】高集積DRAM、SRAM等の半導体装置およびその製造方法に関し、メモリセル領域の高さが大きくその周辺回路領域との間に大きな段差が生じても、これら領域上を横断する上層の配線を高精度にパターニングするのに十分な平坦化を可能にした半導体装置の構造およびその製造方法を提供することを目的とする。【構成】メモリセル領域と周辺回路領域との間に境界領域を備え、メモリセル領域を覆い境界領域に延在した第1の導電体膜と、第1の導電体膜の上記延在部の1部と周辺回路領域とを覆う第1の絶縁膜と、第1の絶縁膜と第1の導電体膜とを覆う第2の絶縁膜とを有するように構成する。
請求項（抜粋）：
半導体基板上にメモリセル領域と周辺回路領域とこれら両者の間の境界領域とを備え、該メモリセル領域を覆い、該境界領域に延在した第1の導電体膜と、該第1の導電体膜の上記延在部の1部と該周辺回路領域とを覆う第1の絶縁膜と、該第1の絶縁膜と該第1の導電体膜とを覆う第2の絶縁膜と、該第1および第2の絶縁膜を貫いて開口されたスルーホールと、該スルーホールを介して他の導電体層と電気的に接続し且つ該メモリセル領域から該周辺回路領域まで延在する第2の導電体膜とを有することを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
