特許

J-GLOBAL ID：200903008395663743

高周波用集積回路

発明者： 河▲崎▼ 義博 ,  大橋 洋二 ,  齊藤 民雄 ,  白川 和雄 ,  志村 利宏
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-036412
公開番号（公開出願番号）：特開平8-236700
出願日： 1995年02月24日
公開日（公表日）： 1996年09月13日
要約：

【要約】【目的】 能動素子を備えた高周波用集積回路に関し、広帯域にわたる特性を改善する。【構成】 FET,HEMT等の能動素子1に接続されて終端が第1の薄膜キャパシタ4,14を介してヴァイアホール7,17により短絡された線路と、パッド2,12との間に直流供給線路5,15を接続し、直流供給線路5,15とパッド2,12との接続点に第2の薄膜キャパシタ3,13を介してヴァイアホール7,17を接続し、この第2の薄膜キャパシタ3,13を介したヴァイアホール7,17の実効短絡点から線路と直流供給線路5,15との接続点までの実効電気長を、信号波長の1/4に選定し、直流供給線路5,15中に薄膜抵抗6,16を設ける。

請求項（抜粋）：

バイアス供給用のパッドから能動素子の動作用の直流バイアスを供給する構成を含む高周波用集積回路に於いて、前記能動素子に接続されて終端が第1の薄膜キャパシタを介してヴァイアホールにより短絡された線路と、前記パッドとの間を直流供給線路により接続し、該直流供給線路と前記パッドとの接続点に第2の薄膜キャパシタを介してヴァイアホールに接続し、該第2の薄膜キャパシタを介した前記ヴァイアホールの実効短絡点から前記線路と前記直流供給線路との接続点までの実効電気長を、信号波長の1/4に選定し、且つ前記直流供給線路中に薄膜抵抗を設けたことを特徴とする高周波用集積回路。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 29/812 ,  H01L 21/338

FI (4件)：

H01L 27/04 P ,  H01L 27/04 C ,  H01L 27/04 F ,  H01L 29/80 R