特許

J-GLOBAL ID：200903008399840020

多段論理生成方法

発明者： 影山 直洋 ,  庄内 享 ,  清水 嗣雄 ,  鈴木 理香子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-069578
公開番号（公開出願番号）：特開平6-282602
出願日： 1993年03月29日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】多段論理回路を対象に、ファンイン数制約とファンアウト数制約の下で共通入力信号線を持つノードの検出及び統合を行い、高速に冗長性のない多段論理回路を生成する。【構成】ディジタル多段論理回路内の冗長性を検出し冗長論理部分のみを局所的に変更し、高速に冗長性の無い多段論理回路を生成する。すなわち、内部テーブル160が表現する有向グラフを対象に、ノード統合プログラム140により統合可能なノードの検出および統合を行う。ノード統合プログラム140では、対象検出プログラム143で対象論理回路を隣接行列に展開し、隣接行列を用いて統合対象を検出する。検出した結果を統合プログラム146に渡し、ノード統合を実施する。統合した結果にゲート変換プログラム150をかけ、結果を生成論理回路ファイル120に出力する。

請求項（抜粋）：

ディジタル動作を行う多段論理回路内の冗長論理を検出し修正する手法において、一つの論理ゲート或いは一つの論理ゲートと機能的に等価なブール式より構成される論理ステージをノードに対応させ、論理ステージ間の結線関係を有向エッジに対応させ、多段論理回路を有向グラフとみなし、前記有向グラフを表現する隣接行列を対象として、隣接行列内の要素の内非零の要素を検索し、できるだけ少数の連続或いは非連続の長方形で非零の要素を被覆し、前記長方形群の各々の長方形に被覆される列に対応する複数のノードを冗長論理の修正対象として検出することを特徴とする多段論理生成方法。