特許
J-GLOBAL ID:200903008409686202
半導体装置の実装構造および実装方法
発明者:
出願人/特許権者:
代理人 (1件):
吉田 豊
公報種別:公開公報
出願番号(国際出願番号):特願2000-264098
公開番号(公開出願番号):特開2002-076202
出願日: 2000年08月31日
公開日(公表日): 2002年03月15日
要約:
【要約】【課題】 はんだバンプを有する半導体装置と実装基板の間に形成された間隙に封止材を充填した際に、振動などからはんだバンプを保護しつつ、半導体装置と実装基板間に生じる熱応力による封止材の端部下方における配線の断線およびレジストの亀裂を防止、あるいはそれらの進行を遅らせる。【解決手段】 アンダーフィル樹脂18を硬化させる際に半導体装置12および基板14を反転させ、半導体装置12を基板14に対して鉛直方向下方に位置させてフィラ成分を半導体装置側(半導体装置側アンダーフィル樹脂18a)に沈殿させると共に、基板側(基板側アンダーフィル樹脂18b)のフィラ成分の含有量を少なくする。よって半導体装置側アンダーフィル樹脂18aにおいて、はんだバンプを保護するのに十分な物性とすると共に、基板側アンダーフィル樹脂18bにおいて、基板14との間に生じる熱応力を低減することのできる物性とする。
請求項(抜粋):
はんだバンプを用いて半導体装置を実装基板上に接続すると共に、前記半導体装置と実装基板との間隙に、フィラ成分を含む封止材を充填する半導体装置の実装構造において、前記封止材に含まれるフィラ成分の含有率を、前記半導体装置側と実装基板側とで相違させ、よって前記封止材の物性を前記半導体装置側と実装基板側とで相違させることを特徴とする半導体装置の実装構造。
IPC (4件):
H01L 23/29
, H01L 23/31
, H01L 21/56
, H01L 21/60 311
FI (3件):
H01L 21/56 E
, H01L 21/60 311 S
, H01L 23/30 R
Fターム (15件):
4M109AA01
, 4M109BA03
, 4M109CA05
, 4M109DB15
, 4M109EA02
, 4M109EB13
, 5F044LL11
, 5F044RR17
, 5F044RR18
, 5F044RR19
, 5F061AA01
, 5F061BA03
, 5F061CA05
, 5F061CB03
, 5F061CB13
前のページに戻る