特許

J-GLOBAL ID：200903008420960600

高位合成装置

発明者： 今井 浩史 ,  西尾 誠一 ,  増田 篤司
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-071694
公開番号（公開出願番号）：特開平5-101141
出願日： 1992年03月27日
公開日（公表日）： 1993年04月23日
要約：

【要約】 (修正有)【目的】 合成後の論理回路における演算器及びレジスタの入力端子の余分な制御回路を省く。【構成】 動作機能記述入力部1より入力された動作機能記述によって表わされる動作をステート分割するステート分割部2と、各ステートで必要とされるレジスタを求める変数解析部3と、求められたレジスタを記憶するレジスタ・リスト記憶部4と、レジスタのマージ規則を持つマージ規則ライブラリ6と、レジスタのマージを実行するマージ実行部5と、マージ結果を基に論理回路を合成する合成部7を備える。別に、ビヘイビア記述を書直さず、メモリ構成を変更することにより、又はサブルーチン演算実行時間の重複を調べて、サブルーチンコールに必要なハードウェアブロックを割当てることにより、合成を行う。

請求項（抜粋）：

動作機能記述によって表わされた論理回路の動作を、動作周期毎にステート分割するステート分割手段と、このステート分割手段によってステート分割された前記動作機能記述中の演算対象となる変数を解析し、各ステート毎に前記変数に対応するレジスタを求める変数解析手段と、この変数解析手段によって求められた各ステート毎のレジスタを、異なるステート間で共用するようにレジスタ割付けを行うマージ実行手段とを有することを特徴とする高位合成装置。