特許
J-GLOBAL ID：200903008421353391
ロジック回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-156093
公開番号（公開出願番号）：特開平5-327474
出願日： 1992年05月22日
公開日（公表日）： 1993年12月10日
要約：
【要約】[目的]バイポーラ・プロセスによる製作が簡易で、集積度が高く、高速動作の可能な新規な構造のロジック回路を提供する。[構成]標準縦形NPNトランジスタTR0 のエミッタE0 はバイアス端子BIASに接続され、ベースB0 は電圧源+Vccに接続され、コレクタC0 はPNPトランジスタTR1 のベースB1 に接続される。ラテラル形のPNPトランジスタTR1 のエミッタE1 は電圧源Vccに接続され、ベースB1 はNPNトランジスタTR0 のコレクタC0 に接続されるとともに入力端子INに接続され、コレクタC1,C2,C3,...Cn は出力端子OUT1,OUT2,OUT3,...OUTn にそれぞれ接続される。ショットキーダイオードSBD1,SBD2,SBD3,...SBDn は、それぞれNPNトランジスタTR1 のベースB1 とコレクタC1,C2,C3,...Cnとの間にカソードをベース側に向けアノードをコレクタ側に向けて接続される。
請求項（抜粋）：
標準縦形のNPNトランジスタと、前記NPNトランジスタによってベースをバイアスされるラテラル形のPNPトランジスタとを具備することを特徴とするロジック回路。
IPC (2件)：
H03K 19/091
, H01L 27/082
H01L 27/08 101 M
, H01L 27/08 101 L
