特許
J-GLOBAL ID:200903008422901155

ROM差し間違い防止方式

発明者:
出願人/特許権者:
代理人 (1件): 大菅 義之
公報種別:公開公報
出願番号(国際出願番号):特願平5-146371
公開番号(公開出願番号):特開平7-006097
出願日: 1993年06月17日
公開日(公表日): 1995年01月10日
要約:
【要約】【目的】 本発明の目的は、複数の交換可能なROMを有する装置において、ROMが間違った位置に取り付けられた場合でも、CPUの暴走を防止できるようにすることである。【構成】 起動用のROM1のリセット解除後に最初に実行されるアドレスFFFF0には、ブートストラップローダが格納されており、そのブートストラップローダにより指定されるアドレスにはIPLルーチンが格納され、そのIPLルーチンに続いてROM2〜ROMnの取り付け間違いをチェックするIDチェックルーチンが格納されている。また、ROM2〜ROMnのROM1のブートストラップローダが格納されているアドレスに対応する位置には、ブートストラップローダが格納され、そのブートストラップローダにより指定されるアドレスにはROMが間違った位置に取り付けられていることを報知するエラー処理ルーチンが格納されている。
請求項(抜粋):
交換可能な複数のROMとCPUとからなる装置のROM差し間違い防止方式であって、起動用ROMのリセット解除後にアクセスされるアドレスに対応する他のROMのアドレスもしくはそのアドレスの内容により指定されるアドレスに、ROMが間違って取り付けられていることを報知するエラー処理ルーチンを格納したことを特徴とするROM差し間違い防止方式。

前のページに戻る