特許
J-GLOBAL ID：200903008427723174
埋め込みドープ領域製造方法及び縦型電界効果型トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-331329
公開番号（公開出願番号）：特開平7-326754
出願日： 1994年11月29日
公開日（公表日）： 1995年12月12日
要約：
【要約】【目的】 エピタキシャルオーバーグロースによる半導体デバイスの製造方法及びデバイスを提供する。【構成】 埋め込みゲート104が間隔のとられたゲートフィンガー及び接続構造を有しかつソース及びチャネルエピ層がオーバーグローされており続いてゲートフィンガーと接続構造のドーピング接続が行われる縦型電界効果型トランジスタ100及び製造方法。
請求項（抜粋）：
埋め込みドープ領域の製造方法であって、該方法は、(イ).半導体層上に第1及び第2の構造を形成するステップであって、前記層は第1の導電型を有し前記第1及び第2の構造は間隔がとられかつ各々が前記第1の導電型と反対の第2の導電型を有する前記形成ステップと、(ロ).前記第1の導電型のエピ層を前記第1及び第2の構造プラス前記層上に形成するステップと、(ハ).前記第1及び第2の構造を接続する前記第2の導電型の領域を前記エピ層内に形成するステップと、からなる、埋め込みドープ領域製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 653 C
, H01L 29/80 V
