特許

J-GLOBAL ID：200903008447386093

セラミック厚膜印刷回路基板の製造方法

発明者： 橋本 晃 ,  ▲高▼瀬 喜久
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-073816
公開番号（公開出願番号）：特開2001-267725
出願日： 2000年03月16日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 焼成後の印刷物の膜剥がれやパターンの変形やピンホールなどの問題のない良好な印刷パターンを高密度に印刷可能なセラミック厚膜印刷回路基板の製造方法を提供することを目的とする。【解決手段】 だれ防止層を印刷前に形成し、そのだれ防止層上に印刷を行う工程において、だれ防止層の材料、膜厚と表面状態や印刷条件、焼成条件を最適化することにより、高品質の高密度印刷を可能とする方法である。

請求項（抜粋）：

セラミック厚膜印刷回路基板の印刷工程において、被印刷物にだれ防止層としてペースト中の有機バインダー成分を0.15μm〜2μmの膜厚範囲内の皮膜形成したことを特徴とするセラミック厚膜印刷回路基板の製造方法。

IPC (2件)：

H05K 3/12 610 ,  H05K 3/12

FI (2件)：

H05K 3/12 610 H ,  H05K 3/12 610 J

Fターム (16件)：

5E343AA02 ,  5E343AA23 ,  5E343AA36 ,  5E343AA38 ,  5E343AA39 ,  5E343BB14 ,  5E343BB15 ,  5E343BB21 ,  5E343BB61 ,  5E343BB72 ,  5E343CC22 ,  5E343DD03 ,  5E343EE32 ,  5E343ER35 ,  5E343ER39 ,  5E343GG08