特許
J-GLOBAL ID：200903008467700193

PLL回路

発明者：
日下部 瑞夫

日下部 瑞夫 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-311726
公開番号（公開出願番号）：特開平7-099446
出願日： 1993年12月13日
公開日（公表日）： 1995年04月11日
要約：
【要約】【目的】 応答が速く、制御が確実で、かつ安定性にすぐれたPLL 回路を提供する。【構成】 位相比較器が検出した位相差に対応した数のパルス信号を発生するパルス発生器7と、目標とする発振周波数に対応した数値が置数され、その数値にパルス数を遅相又は進相の別に応じてアップカウント又はダウンカウントするカウンタ8と、そのカウント値を電圧値に変換する変換器9とを備えることにより安定した発振を維持し、発振周波数が偏移した場合においても直ちに目標とする発振周波数に引戻す応答性にすぐれている。
請求項（抜粋）：
電圧制御発振器の出力に関連する信号と基準信号との位相差及び遅相,進相の別を検出する位相比較器と、該位相比較器が検出した位相差に対応したパルス数のパルス信号を発生するパルス発生器と、前記位相比較器が検出した遅相または進相の別に応じて予め置数した数値に前記パルス数をアップカウントまたはダウンカウントするカウンタと、該カウンタのカウント値をその値に対応する電圧に変換して前記電圧制御発振器へ帰還する変換器とを備えるPLL回路において、前記基準信号が停止したことを検出する検出手段と、該検出手段が前記基準信号の停止を検出した場合に前記カウンタのカウント動作を停止する手段とを備えることを特徴とするPLL回路。
IPC (3件)：
H03L 7/14 ,  H03L 7/06 ,  H03L 7/089
FI (2件)：
H03L 7/06 B ,  H03L 7/08 D
引用特許：
審査官引用 (3件)
  • 特開平1-300716
  • 特開昭62-249524
  • 周波数シンセサイザ
    公報種別：公開公報   出願番号：特願平3-338684   出願人：三菱電機株式会社

前のページに戻る

TOP

BOTTOM