特許

J-GLOBAL ID：200903008468644041

半導体装置

発明者： 臼田 宏治 ,  今井 聖支 ,  杉山 直治 ,  手塚 勉 ,  平岡 佳子 ,  黒部 篤
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-135037
公開番号（公開出願番号）：特開平9-321307
出願日： 1996年05月29日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】SOI構造による効果を失わずに、高品質で十分な歪みを有する歪みシリコン層を形成できる構造のMOSFETを提供すること。【解決手段】埋め込み絶縁層3が挿設され、この埋め込み絶縁層3により上下に区分された歪み印加半導体層としてのSiGe層2と、上側のSiGe層2上に形成されたチャネル層としての歪みシリコン層4とを備え、埋め込み絶縁層3は上側のSiGe層2の膜厚が薄くなるように形成され、かつ歪みシリコン層4の形成前に、SiGe層2および埋め込み絶縁層3の形成時にSiGe層2内に発生した転位等の欠陥を低減するための熱処理がSiGe層2に施されている。

請求項（抜粋）：

チャネルが誘起されるチャネル半導体層と、格子定数が前記チャネル半導体層のそれと異なり、前記チャネル半導体層に歪みを印加する歪み印加半導体層と、この歪み印加半導体層内に形成された絶縁層とを具備してなることを特徴とする半導体装置。

IPC (7件)：

H01L 29/786 ,  H01L 21/265 ,  H01L 27/12 ,  H01L 29/78 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812

FI (8件)：

H01L 29/78 618 E ,  H01L 27/12 E ,  H01L 21/265 A ,  H01L 21/265 J ,  H01L 29/78 301 H ,  H01L 29/78 301 B ,  H01L 29/78 618 B ,  H01L 29/80 H