特許

J-GLOBAL ID：200903008496332543

半導体装置の製造方法

発明者： 松本 一治
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-325557
公開番号（公開出願番号）：特開2001-144178
出願日： 1999年11月16日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 エッチバック工程によって反射防止膜が除去されてしまっても、接続孔形成前に第2の反射防止膜を追加形成させることで、特に配線孤立部で問題であったハレーションを防いで、適正形状の接続孔を形成することができる半導体装置の製造方法を提供すること。【解決手段】 平坦化された層間絶縁膜7の上に第2の反射防止膜11を形成し、この第2の反射防止膜11の上にレジスト層を形成した後、このレジスト層に露光・現像処理を施すことにより所望の開口パターンを有する第2のレジストマスク8を形成し、この第2のレジストマスク8をマスクとして、第2のレジストマスク8と配線層2との間の積層をエッチングして、配線層2に達する接続孔10aを形成するようにしている。

請求項（抜粋）：

配線層の上に第1の反射防止膜を形成する工程と、前記第1の反射防止膜の上にレジスト層を形成させた後、このレジスト層に露光・現像処理を施すことにより所望の開口パターンを有する第1のレジストマスクを形成し、この第1のレジストマスクをマスクとして前記第1の反射防止膜と前記配線層をエッチングして配線部を形成する工程と、前記配線部を層間絶縁膜で覆う工程と、前記層間絶縁膜の上に塗布膜を塗布する工程と、前記塗布膜及び前記層間絶縁膜をエッチバックにより平坦化するための工程と、前記層間絶縁膜に、前記配線層に達する接続孔を形成する工程とを有する半導体装置の製造方法において、平坦化された前記層間絶縁膜の上に第2の反射防止膜を形成し、この第2の反射防止膜の上にレジスト層を形成した後、このレジスト層に露光・現像処理を施すことにより所望の開口パターンを有する第2のレジストマスクを形成し、この第2のレジストマスクをマスクとして、第2のレジストマスクと前記配線層との間の積層をエッチングして、前記配線層に達する前記接続孔を形成するようにしたことを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/768 ,  H01L 21/027

FI (2件)：

H01L 21/90 A ,  H01L 21/30 574

Fターム (19件)：

5F033KK09 ,  5F033KK33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN32 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ22 ,  5F033QQ31 ,  5F033QQ37 ,  5F033RR09 ,  5F033SS04 ,  5F033SS15 ,  5F033XX02 ,  5F046PA04