特許
J-GLOBAL ID：200903008497472241
半導体集積回路及びその検査方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-268978
公開番号（公開出願番号）：特開2000-171524
出願日： 1999年09月22日
公開日（公表日）： 2000年06月23日
要約：
【要約】【課題】 高速動作する半導体デバイスを、これよりも動作速度の遅い検査装置を用いて検査可能にする。【解決手段】 検査装置10のデータ発生装置11から検査イネーブル信号Data_EnがDUT(被検査デバイス)20に出力される。DUT20では、第1の論理回路21が、レジスタ28に記憶した通常の信号転送レートの信号パターンを高い信号転送レートの高速信号パターンSpeedData_Txに変換し、その高速信号を送信回路22が送信する。この検査時には、スイッチ回路24が閉じられ、前記送信された高速信号は受信回路23で受信される。この受信高速信号は、第2の論理回路26に出力され、この論理回路26で通常レートの低速信号Data_Rxに変換されて、検査装置10に出力される。比較器12は、受けた低速信号を期待値と比較する。
請求項（抜粋）：
転送レートの高い高速信号を送信する送信回路と、受信回路とを備えると共に、外部検査装置に接続される検査時に前記外部検査装置から転送レートの低い低速信号が入力され、前記高速信号を生成して前記送信回路に出力する第1の論理回路と、前記送信回路と前記受信回路とを結ぶ信号配線と、前記信号配線に配置され、前記検査時に閉じて、前記送信回路から送信される高速信号を前記受信回路に送るスイッチ手段と、前記受信回路が受信した高速信号を入力し、この高速信号を他の低速信号に変換する第2の論理回路とを備えたことを特徴とする半導体集積回路。
引用特許：
前のページに戻る
