特許

J-GLOBAL ID：200903008519568060

半導体素子およびその製造方法

発明者： 田村 孝司
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015607
公開番号（公開出願番号）：特開平5-218402
出願日： 1992年01月31日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】ドープされたダイヤモンド膜を用いたFETで高いゲート電圧により制御可能な素子を、成膜に危険なガスを用いる必要がある酸化膜あるいは窒化膜を絶縁層としないで作製する。【構成】シリコン基板上にドープしないダイヤモンド膜を介してほう素ドープダイヤモンド膜を成膜し、その表面にオーミック接触するソース、ドレイン電極と、ダイヤモンド状炭素膜をゲート絶縁層とするゲート電極とを設ける。ゲート電極にはP型ダイヤモンドとの間にショットキーバリアを形成できる金属を用いてトンネル効果によるリーク電流を阻止する。

請求項（抜粋）：

ドープされたダイヤモンド膜の表面に間隔を介してそれぞれオーミック接触するソースおよびドレイン電極とその両電極の中間のドープされたダイヤモンド膜の表面上に絶縁層としてのダイヤモンド状炭素膜を介して存在するゲート電極とを有することを特徴とする半導体素子。

IPC (3件)：

H01L 29/784 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 29/78 301 B ,  H01L 29/80 B