特許
J-GLOBAL ID：200903008537441670
プリント基板へのはんだ付方法並びにその検査方法及びその装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
高橋 明夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-223053
公開番号（公開出願番号）：特開平9-068415
出願日： 1995年08月31日
公開日（公表日）： 1997年03月11日
要約：
【要約】【目的】本発明は電子部品実装基板検査に係り、特に多ピンの表面実装部品であるICが搭載された基板のはんだ付状態の検査を提供することにある。【構成】被検査基板上方に設置された照明2により検査対象5を照明し、この画像をカメラ1にて撮像する。撮像された画像中のはんだ付検査領域において、予め撮像されたリード先端部から検出された標準信号波形と、検査時に得られるリードを含む検査領域の画像信号とを比較し、一致する部分を探索する手段を設けることによりリード先端部の位置確定が達成される。また、リード先端位置が安定に確定されるためはんだ付領域の特定も確実になりはんだ付部分の画像信号を蓄積することによりはんだ付部標準信号波形を作成できるので、はんだ付部標準信号波形と検査時に得られるはんだ付部分の画像信号とを比較し、差異が大きい場合はこれを通告することにより、はんだ付状態のモニタリング機能が達成される。
請求項（抜粋）：
ICパッケージのリードをプリント基板にはんだ接合部においてはんだ付けして実装するプリント基板へのはんだ付方法において、前記はんだ接合部を検査する各検査領域において前記リードの先端部の位置を算出し、この算出されたリードの先端部の位置のデータによりその先におけるはんだ付けの過不足を検査して不良はんだ付けを有するプリント基板を識別し、この識別されたプリント基板において不良はんだ付けを修正することを特徴とするプリント基板へのはんだ付方法。
IPC (2件)：
G01B 11/24
, H05K 3/34 512
G01B 11/24 C
, H05K 3/34 512 A
