特許
J-GLOBAL ID：200903008552424650
半導体メモリ装置のデータ出力回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
高月 猛
公報種別：公開公報
出願番号（国際出願番号）：特願平5-013895
公開番号（公開出願番号）：特開平6-084373
出願日： 1993年01月29日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】構成素子が安定して動作し、より高速に動作でき、回路構成がより簡素、コンパクトで電力消費の少ないデータ出力回路を提供する。【構成】データバスからのデータ信号DBB、DBの入力経路をデータ出力動作のディスエーブル時に電源電圧Vccとするプリチャージ手段(51、52)、(71、72)と、電圧源として昇圧電圧Vppを用い、前記入力経路の電圧に従って論理状態の変化するフリップフロップ形の回路構成をもつスイッチング手段(53〜58)、(73〜78)と、データ出力動作のエネーブル時に、スイッチング手段の出力をトランジスタ62、82のゲートへ伝送可能とするエネーブル手段(59〜61)、(79〜81)とを備えてなる。そして、プリチャージ手段をATDからの信号φDBPで制御し、エネーブル手段を信号CASが活性状態に遷移するとき所定時間後に発生される信号φTRSTで制御している。
請求項（抜粋）：
出力用のプルアップトランジスタ及びプルダウントランジスタの相補的な動作により所定のデータを出力するようになった半導体メモリ装置のデータ出力回路において、メモリセルから読み出されるデータに基づく一対のデータ信号の入力経路の電圧を、第1動作時に、所定の電圧レベルとするためのプリチャージ手段と、前記入力経路においてデータ信号により生じる電圧変動の電位差を増幅して、出力用のプルアップトランジスタ及びプルダウントランジスタを十分に導通させ得る電圧レベルをもつ出力を発生するスイッチング手段と、該スイッチング手段の出力を、第2動作時に、前記プルアップトランジスタ及びプルダウントランジスタの各ゲートへ伝送可能とするエネーブル手段とを備えてなることを特徴とするデータ出力回路。
IPC (4件)：
G11C 11/417
, G11C 11/409
, H03K 17/687
, H03K 19/0175
G11C 11/34 305
, G11C 11/34 354 A
, H03K 17/687 F
, H03K 19/00 101 F
