特許

J-GLOBAL ID：200903008575662648

PLLシンセサイザ及びその制御方法

発明者： 山下 和郎 ,  井上 昭治 ,  江川 政彦 ,  佐久間 浩昭 ,  足立 誠幸
出願人/特許権者： 日本無線株式会社
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-004180
公開番号（公開出願番号）：特開平7-212228
出願日： 1994年01月19日
公開日（公表日）： 1995年08月11日
要約：

【要約】【目的】 高精度のA/D変換器D/A変換器を用いることなく出力周波数の切換えを高速化すると共に周波数切換後のスプリアスを好適に押圧する。【構成】 PLLを構成するループフィルタ3に、高速時定数回路32、低速時定数回路33及び34を設ける。高速時定数回路32によって決定される時定数は出力周波数の高速引込みに適した時定数であり、低速時定数回路33及び34によって決定される時定数は出力周波数を対応する値で安定化させかつスプリアスを抑圧するのに適した時定数である。出力周波数f0を例えばfaからfbに切り換える際には、スイッチSaがON、スイッチSbがOFFしている状態から、分周比の設定により出力周波数f0を切り換えると共にスイッチSaをOFFさせたうえで、スイッチSbをONする。

請求項（抜粋）：

供給される制御電圧の値に応じた出力周波数で発振する発振器と、要求される出力周波数の値に応じて発振器の出力周波数を分周する分周器と、分周器により分周された出力周波数と出力周波数の基準となる比較周波数とを比較して位相検波し上記制御電圧を発生させる検波器と、検波器によって発生した制御電圧を瀘波して発振器に供給することにより出力周波数を安定化するループフィルタと、を備えるPLLシンセサイザにおいて、ループフィルタが、検波器と発振器の間に常時挿入され、要求される出力周波数が変化した場合に発振器の出力周波数が新たな出力周波数に高速引込みされるよう、比較的小さな時定数を有する高速時定数回路と、検波器と発振器の間に挿入された場合に比較周波数及び/又は分周器の分周誤差に起因した出力周波数のスプリアスを抑圧するよう、比較的大きな時定数を有する低速時定数回路と、低速時定数回路を介した検波器と発振器の間の信号経路を生成/遮断するスイッチ手段と、を有することを特徴とするPLLシンセサイザ。

IPC (2件)：

H03L 7/187 ,  H03L 7/107

FI (2件)：

H03L 7/18 D ,  H03L 7/10 C

引用特許：

審査官引用 (4件)

• 特開昭59-054017
  
• 特開昭48-066958
  
• 特開平4-142815
  
• 周波数シンセサイザ
  公報種別：公開公報   出願番号：特願平4-091172   出願人：日本電気株式会社