特許
J-GLOBAL ID：200903008578824258
インターフェイス回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平7-195092
公開番号（公開出願番号）：特開平9-044118
出願日： 1995年07月31日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】 パソコンから出力されるアナログカラー信号をA/D変換してデジタルドライバ内蔵のLCD表示装置に表示するためのインターフェイス回路において、水平同期信号が印加されない場合に、LCDに規定範囲外の周波数の信号が印加されることによって生じるLCDの特性劣化等を防止する。【解決手段】 判別回路7によって水平同期信号AHSYNCの無いことが検出されると、スイッチ14によってローパスフィルタ13の出力電圧が遮断され、電圧制御発振回路15の発振が最大発振周波数となる。第2の分周回路16によって最大発振周波数を1/Mに分周することによって、クロック信号CLKの周波数をLCD表示装置の許容周波数範囲にする。
請求項（抜粋）：
アナログ映像機器から出力される水平同期信号に基づいて、複数のタイミング信号を発生するためのインターフェイス回路であって、前記水平同期信号にロックした周波数のクロック信号を発生するPLL回路と、該PLL回路からのクロック信号に基づいて複数のタイミング信号を作成するタイミング信号発生回路と、前記水平同期信号の存在を判別し、該判別結果に基づいて前記PLL回路を制御する判別回路を備え、前記水平同期信号が出力されなくなった場合に、前記PLL回路のPLL動作を停止させ、所定の周波数範囲のクロック信号を前記PLL回路から発生させることを特徴とするインターフェイス回路。
IPC (4件)：
G09G 3/36
, G02F 1/133 505
, G09G 5/18
, H04N 5/44
G09G 3/36
, G02F 1/133 505
, G09G 5/18
, H04N 5/44 Z
