ヘテロ構造電界効果トランジスタ

発明者： , , ,
出願人/特許権者：
代理人 (1件)：高山道夫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-060930
公開番号（公開出願番号）：特開2004-273655
出願日： 2003年03月07日
公開日（公表日）： 2004年09月30日
要約：

【課題】ゲートリーク電流を抑制して、高いゲート電圧でトランジスタ動作が可能なヘテロ構造電界効果トランジスタを提供する。【解決手段】半導体基板11A上にバッファ層11Bとチャネル層11Cとスペーサ層11Dとキャリア供給層11Eとバリア層11Fとエッチングストッパ層11Gとキャップ層11Hとが順次堆積された半導体多層構造と、半導体多層構造のキャップ層表面に形成されたソース電極11Iおよびドレイン電極11Jと、キャップ層11Hをエッチングすることによりエッチングストッパ層表面が局所的に露出したゲート開口部11Lとが形成されたヘテロ構造電界効果トランジスタにおいて、ゲート開口部11Lにより露出したエッチングストッパ層表面に形成され、所定の厚さを有する絶縁層11Mと、絶縁層表面に形成され、絶縁層11Mと比較して広がりが小さなゲート電極11Nとを備えた。【選択図】図1

請求項（抜粋）：

半導体基板(11A、21A、31A)上にバッファ層(11B、21B、31B)とチャネル層(11C、21C、31C)とスペーサ層(11D、21D、31D)とキャリア供給層(11E、21E、31E)とバリア層(11F、21F、31F)とエッチングストッパ層(11G、21G、31G)と高濃度不純物層であるキャップ層(11H、21H、31H)とが順次堆積された半導体多層構造と、前記半導体多層構造のキャップ層表面に形成されたソース電極(11I、21I、31I)およびドレイン電極(11J、21J、31J)と、前記キャップ層(11H、21H、31H)をエッチングすることによりエッチングストッパ層表面が局所的に露出したゲート開口部(11L、21K、31K)とが形成されたヘテロ構造電界効果トランジスタにおいて、前記ゲート開口部(11L、21K、31K)により露出したエッチングストッパ層表面に形成され、所定の厚さを有する第1の絶縁層(11M、21L、31L)と、前記第1の絶縁層表面に形成され、この第1の絶縁層(11M、21L、31L)と比較して広がりが小さなゲート電極(11N、21M、31N)と、を備えたことを特徴とするヘテロ構造電界効果トランジスタ。

IPC (5件)：

H01L21/338 , H01L21/28 , H01L29/778 , H01L29/78 , H01L29/812

FI (3件)：

H01L29/80 H , H01L21/28 301B , H01L29/78 301B

Fターム (55件)：

4M104AA04 , 4M104AA07 , 4M104BB11 , 4M104BB15 , 4M104CC01 , 4M104CC05 , 4M104DD08 , 4M104DD16 , 4M104DD68 , 4M104EE03 , 4M104EE14 , 4M104EE16 , 4M104FF03 , 4M104FF07 , 4M104GG12 , 4M104HH20 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD10 , 5F102GJ06 , 5F102GK04 , 5F102GL04 , 5F102GL20 , 5F102GM04 , 5F102GM08 , 5F102GN04 , 5F102GQ01 , 5F102GR04 , 5F102GR09 , 5F102GR10 , 5F102GS01 , 5F102GT03 , 5F102GV05 , 5F102HA02 , 5F102HA20 , 5F102HC01 , 5F102HC04 , 5F102HC17 , 5F140AA24 , 5F140BA08 , 5F140BB18 , 5F140BC12 , 5F140BD04 , 5F140BD13 , 5F140BE09 , 5F140BF07 , 5F140BF15 , 5F140BF21 , 5F140BF25 , 5F140BG36 , 5F140BJ06 , 5F140BJ11 , 5F140BJ15 , 5F140CE02

前のページに戻る