特許

J-GLOBAL ID：200903008613877092

半導体記憶装置及び半導体記憶装置の読み出し方法

発明者： 岡澤 武 ,  田原 修一
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-343916
公開番号（公開出願番号）：特開2003-151261
出願日： 2001年11月08日
公開日（公表日）： 2003年05月23日
要約：

【要約】【課題】 メモリセルの特性バラツキの影響を抑制し、安定的なデータ判別を可能にする半導体記憶装置を提供する。【解決手段】 本発明による半導体記憶装置は、リファレンスセル(Ri、Ref)と、第1メモリセル(Ci1)と、リファレンスセル(Ri、Ref)よりも第1メモリセルに近い位置にある第2メモリセル(Ci2)と、データ読み出し回路(5〜8)とを備えている。データ読み出し回路(5〜8)は、リファレンスセル(Ri、Ref)が有するリファレンスセル電気的状態と第1メモリセル(Ci1)が有する第1電気的状態とから、第1メモリセル(Ci1)に記憶されている第1データ(D1)を同定する。更に、データ読み出し回路(5〜8)は、第1メモリセル(Ci1)が有する第1電気的状態と第2メモリセル(Ci2)が有する第2電気的状態とから第2メモリセル(Ci2)に記憶されている第2データを同定する。

請求項（抜粋）：

リファレンスセルと、第1メモリセルと、前記リファレンスセルよりも前記第1メモリセルに近い位置にある第2メモリセルと、前記リファレンスセルが有するリファレンスセル電気的状態と前記第1メモリセルが有する第1電気的状態とから、前記第1メモリセルに記憶されている第1データを同定し、前記第1電気的状態と前記第2メモリセルが有する第2電気的状態とから前記第2メモリセルに記憶されている第2データを同定するデータ読み出し回路とを備えた半導体記憶装置。

IPC (4件)：

G11C 11/15 ,  G11C 11/14 ,  G11C 16/04 ,  G11C 16/06

FI (5件)：

G11C 11/15 ,  G11C 11/14 A ,  G11C 11/14 E ,  G11C 17/00 634 E ,  G11C 17/00 624

Fターム (5件)：

5B025AA01 ,  5B025AC01 ,  5B025AD07 ,  5B025AE00 ,  5B025AE08