半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：前田弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-089458
公開番号（公開出願番号）：特開2002-289841
出願日： 2001年03月27日
公開日（公表日）： 2002年10月04日
要約：

【要約】【課題】オフセットスペーサを付設したゲート電極の上面に、シリサイド膜の形成に必要な面積を確保しつつ、微細ゲートを有する半導体装置を実現する。【解決手段】シリコン基板11上にシリコン酸化膜12を堆積し、その上にポリシリコン膜13を堆積する。ポリシリコン膜13に上部で濃度が高くなるように窒素を導入した後、ポリシリコン膜13をパターニングしてゲート電極13aを形成する。ゲート電極13aの表面を覆うシリコン酸化膜14を形成した後、ゲート電極の側面上に下部で厚く、上部で薄いオフセットスペーサ14aを残す。次に、エクステンション領域18をシリコン基板内に形成後ゲート上部にシリサイド膜20aを形成する。ゲート電極の上部にシリサイド膜を形成する寸法を確保でき、ゲート長の短いゲート電極をデザインルールを変えずに形成できる。

請求項（抜粋）：

半導体基板と、上記半導体基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられ、パターン幅が下部に比べて上部の方が広い導体膜からなるゲート電極と、上記ゲート電極の側部に酸化によって設けられ、下部で厚く、上部で薄い酸化膜からなるオフセットスペーサと、上記半導体基板内における上記ゲート電極の両側方に設けられた不純物拡散領域と、上記ゲート電極の上部に設けられたゲートシリサイド膜とを備えている半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/28 301 , H01L 29/43 , H01L 21/336

FI (4件)：

H01L 21/28 301 D , H01L 29/78 301 G , H01L 29/62 G , H01L 29/78 301 P

Fターム (52件)：

4M104AA01 , 4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104BB25 , 4M104BB28 , 4M104BB39 , 4M104CC05 , 4M104DD04 , 4M104DD26 , 4M104DD43 , 4M104DD65 , 4M104DD80 , 4M104DD84 , 4M104DD88 , 4M104FF07 , 4M104FF08 , 4M104FF14 , 4M104GG09 , 4M104HH14 , 4M104HH16 , 5F140AA01 , 5F140AA39 , 5F140AC32 , 5F140BA01 , 5F140BE07 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BF37 , 5F140BF38 , 5F140BF42 , 5F140BG09 , 5F140BG12 , 5F140BG28 , 5F140BG32 , 5F140BG38 , 5F140BG44 , 5F140BG49 , 5F140BG52 , 5F140BG53 , 5F140BG56 , 5F140BG57 , 5F140BH14 , 5F140BH15 , 5F140BJ01 , 5F140BJ08 , 5F140BK02 , 5F140BK13 , 5F140BK34 , 5F140BK38 , 5F140CF04

前のページに戻る