特許

J-GLOBAL ID：200903008637756202

半導体集積回路装置およびその製造方法

発明者： 山本 智志
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-238275
公開番号（公開出願番号）：特開平10-092949
出願日： 1996年09月10日
公開日（公表日）： 1998年04月10日
要約：

【要約】【課題】 ソース/ドレインなどの半導体領域のコンタクト領域の低抵抗化とソース/ドレインなどの半導体領域の低抵抗化および浅接合化ができる半導体集積回路装置およびその製造方法を提供する。【解決手段】 半導体基板1におけるnチャネルMOSFETなどのソース/ドレインとなるn型半導体領域10などの半導体領域の上に、選択エピタキシャル成長法を使用してコンタクト領域としての多結晶シリコン膜12を所定の膜厚をもって形成する工程と、半導体基板1の上にチタン膜などの高融点金属膜を形成する工程と、熱処理を行って、高融点金属膜と多結晶シリコン膜12との接触部にチタンシリサイド膜14などの金属シリサイド膜を形成した後に、金属シリサイド膜以外の高融点金属膜を取り除く作業を行う工程とを有するものである。

請求項（抜粋）：

半導体領域の上に設けられているコンタクト領域を介在して配線層が配置されている半導体集積回路装置において、前記コンタクト領域は、前記半導体領域の上に選択エピタキシャル成長法によって形成されている多結晶シリコン膜と、前記多結晶シリコン膜と高融点金属膜との熱処理によって形成されている金属シリサイド膜とからなっていることを特徴とする半導体集積回路装置。

IPC (6件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78 ,  H01L 21/336

FI (4件)：

H01L 27/08 321 F ,  H01L 21/28 301 A ,  H01L 21/90 D ,  H01L 29/78 301 P

引用特許：

審査官引用 (4件)

• 特開昭59-202669
  
• 特開平4-233237
  
• 特開平1-183851
  
• 特開昭63-196075