特許
J-GLOBAL ID:200903008646796926

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平8-080862
公開番号(公開出願番号):特開平9-246920
出願日: 1996年03月08日
公開日(公表日): 1997年09月19日
要約:
【要約】【課題】 簡単な構成で、しかも入力パルスの周波数に依存しないで所望のデューティのパルスを得ることができるパルス発生回路を内蔵した半導体集積回路装置を提供する。【解決手段】 制御電圧に対応した動作電流が供給されるCMOSインバータ回路を1つの遅延回路として奇数段の遅延回路からなるリングオシレータを含むPLL回路において、上記リングオシレータの各遅延信号が段数に対応したタイミング差を持つことを利用し、かかる各遅延回路の出力信号をセレクタにより選択的に出力させ上記リングオシレータの発振出力との論理処理により所望のデューティを持つ内部パルス信号を形成する。
請求項(抜粋):
制御電圧に対応した動作電流が供給されるCMOSインバータ回路を1つの遅延回路として奇数段の遅延回路からなるリングオシレータを含むPLL回路と、上記各遅延回路の出力信号を選択的に出力させるセレクタと、かかるセレクタの出力信号と上記リングオシレータの発振出力とを受ける論理回路とを備えてなり、かかる論理回路により所望のデューティを持つ内部パルス信号を形成するパルス発生回路を内蔵してなることを特徴とする半導体集積回路装置。
IPC (5件):
H03K 3/03 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 3/354 ,  H03K 19/096
FI (4件):
H03K 3/03 ,  H03K 3/354 B ,  H03K 19/096 B ,  H01L 27/04 F

前のページに戻る