特許
J-GLOBAL ID：200903008655326061
半導体圧力センサの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-308273
公開番号（公開出願番号）：特開平5-121767
出願日： 1991年10月29日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 位置合わせの容易化とエピタキシャル成長が不必要となり、熱的ストレスの影響を低減出来、工程も簡略化出来る半導体圧力センサの製造方法を提供することを目的とする。【構成】 第1の半導体基板201の裏面に第1の合わせマーク204を設け、第1の半導体基板201の表面の全面にP型拡散層205を形成し、続いて第1の合わせマーク204を基準にN+ 埋込層206を選択的に形成し、第1の半導体基板201の表面に第2の半導体基板208を貼合わせ、その貼合わせた第2の半導体基板208の表面に第1の合わせマーク204を基準に位置合わせして、第2の合わせマーク209を形成し、第1の半導体基板201の裏面から所定の厚さに研磨してその研磨面に第2の合わせマーク209を基準にして位置合わせすることにより、ピエゾ抵抗とトランジスタの能動領域を形成する。
請求項（抜粋）：
第1の半導体基板の裏面に第1の合わせマークを設ける工程と、前記第1の半導体基板の表面全面か、あるいは前記第1の合わせマークによる位置決めにより選択的にP型拡散層を形成し、続いて同様に選択的にN型拡散層を形成する工程と、前記第1の半導体基板に絶縁膜を介して第2の半導体基板を貼り合わせ、続いてこの貼り合わせた前記第2の半導体基板上に、前記第1の合わせマークで位置決めし第2の合わせマークを形成した後、前記第1の半導体基板を裏面から所定の厚さまで研磨除去し、ポリッシュ仕上げする工程と、前記研磨後の前記第1の半導体基板に、前記第2の合わせマークで位置決めしてピエゾ抵抗素子とトランジスタの各能動素子を形成する工程と、前記第2の合わせマークで位置決めし、選択的にシリコンの異方性エッチングを行い、ダイアフラムを形成する工程と、よりなる半導体圧力センサの製造方法。
IPC (2件)：
H01L 29/84
, G01L 9/04 101
