特許

J-GLOBAL ID：200903008676546991

半導体装置の製造方法

発明者： 大迫 雅之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-240296
公開番号（公開出願番号）：特開2000-068509
出願日： 1998年08月26日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】不純物イオン注入の際にマスクとなるレジスト膜の露光マージンを小さくすることなく、イオン注入におけるレジスト膜の影の領域を狭めて、トランジスタのソース・ドレイン領域を形成することができる半導体装置の製造方法を提供する。【解決手段】半導体基板10上にゲート絶縁膜20を形成し、ゲート絶縁膜20の上層にゲート電極32を形成する。次に、半導体基板10上にレジスト膜Rを形成する。次に、ゲート電極32の両側部を開口するようにレジスト膜をパターン露光し、レジスト膜を現像し、レジスト膜を薄膜化する、あるいは、パターン開口部の上方程広がる順テーパ状にレジスト膜をパターン加工する。次に、レジスト膜をマスクとして半導体基板10に不純物Dをイオン注入する。

請求項（抜粋）：

半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上層にゲート電極を形成する工程と、前記半導体基板上にレジスト膜を形成する工程と、前記ゲート電極の両側部を開口するように前記レジスト膜をパターン露光する工程と、前記レジスト膜を現像する工程と、前記レジスト膜を薄膜化する工程と、前記レジスト膜をマスクとして前記半導体基板に不純物をイオン注入する工程とを有する半導体装置の製造方法。

IPC (4件)：

H01L 29/78 ,  H01L 21/266 ,  H01L 21/265 ,  H01L 21/027

FI (4件)：

H01L 29/78 301 S ,  H01L 21/265 M ,  H01L 21/265 V ,  H01L 21/30 570

Fターム (14件)：

5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040FA17 ,  5F040FA19 ,  5F040FC13 ,  5F046AA20 ,  5F046DA14 ,  5F046DA29 ,  5F046LA14 ,  5F046LA18 ,  5F046LB01