特許
J-GLOBAL ID:200903008677769455

半導体デバイス上へのばね要素の取り付け、及びウエハレベルのテストを行う方法

発明者:
出願人/特許権者:
代理人 (1件): 古谷 馨 (外2名)
公報種別:公表公報
出願番号(国際出願番号):特願平8-516323
公開番号(公開出願番号):特表平9-512139
出願日: 1995年11月15日
公開日(公表日): 1997年12月02日
要約:
【要約】直接半導体ダイ(402a、402b)が半導体ウエハから単一化(分離)される前に、弾性接触構造(430)が直接、半導体ダイ(402a、402b)上の接続パッド(410)に取り付けられる。これは、半導体ダイの表面上に配置された複数のターミナル(712)を有する回路ボード(710)またはそれと同様のもので、半導体ダイ(702、704)に接続することによって、半導体ダイ(402a、402b)の訓練(テスト、及び/またはバーンイン)を可能にする。最終的に、半導体ダイ(402a、402b)は、半導体ウエハから単一化され、同じ弾性接触構造(430)が半導体ダイと他の電子素子(ワイヤ基板、半導体パッケージ等のような)の間の相互接続を行うために使用されうる。弾性接触構造として、本発明の全て金属の複合相互接続要素(430)を使用すると、バーンイン(792)が少なくとも150°Cの温度で実行され、それは60分より短い時間で完了する。
請求項(抜粋):
半導体ダイが半導体ウエハから単一化される前に、半導体ダイをテストする方法であって、前記方法が、 それぞれが、頂上を有し、ダイの表面から延びる複数の弾性接触構造を直接、半導体ダイの表面上の複数のターミナルに取り付けるステップ、 複数のターミナルを有する基板を、ダイの表面に向かって押しつけ、弾性接触構造のそれぞれのターミナルと頂上の問で複数の圧縮接続を実現するステップ、及び 半導体ダイをテストするために、基板のターミナルに信号を提供するステップを含むことを特徴とする、前記方法。
IPC (5件):
H01L 21/66 ,  G01R 1/073 ,  G01R 31/26 ,  H01L 21/60 301 ,  H01L 21/60
FI (6件):
H01L 21/66 E ,  G01R 1/073 E ,  G01R 31/26 J ,  H01L 21/60 301 A ,  H01L 21/60 301 P ,  H01L 21/66 H
引用特許:
出願人引用 (2件)
  • 特開平4-322331
  • 特開昭61-075554
審査官引用 (4件)
  • 特開平4-322441
  • 特開昭61-075554
  • 特開平4-322441
全件表示

前のページに戻る