特許

J-GLOBAL ID：200903008686035316

半導体装置及び半導体装置の製造方法

発明者： 村山 敏宏 ,  加藤 益雄 ,  立野 泰史
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小松 祐治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-327400
公開番号（公開出願番号）：特開2001-144218
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 基板の表裏に積層接続用の配線を有し多段に積層できる半導体装置において、表層の配線形状を任意に設計することができて積層時の接続の信頼性を向上させ、また、半導体素子の損傷を起こし難くすることを課題とする。【解決手段】 表裏両面にスルーホール8で接続された配線パターン5、6を有すると共に表面の配線の厚さH1が裏面の配線の厚さより厚くされた基板2′の表面に形成された半導体素子10の厚さより浅い凹部9内に半導体素子を表面側を下にして搭載する工程と、上記凹部内に半導体素子を合成樹脂11によって封止する工程と、表面の配線まで基板及び半導体素子を研削する工程とによって半導体装置1を製造する。

請求項（抜粋）：

表裏両面にスルーホールで接続された配線パターンを有する基板の表面に形成された凹部内に半導体素子が表面側を下にして搭載され、凹部内に半導体素子が合成樹脂によって封止され、上記半導体素子の裏面と表側の配線とが同一の平面内に位置したことを特徴とする半導体装置。

IPC (6件)：

H01L 23/12 ,  H01L 21/304 631 ,  H01L 23/52 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (5件)：

H01L 21/304 631 ,  H01L 23/12 L ,  H01L 23/12 K ,  H01L 23/52 C ,  H01L 25/08 Z