半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：前田弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-401328
公開番号（公開出願番号）：特開2002-203959
出願日： 2000年12月28日
公開日（公表日）： 2002年07月19日
要約：

【要約】【課題】不純物拡散層がシリサイド化されないようにしながらゲート電極の表面部に金属シリサイド層を選択的に形成する。【解決手段】シリコン基板100の全面を覆う金属シリケート絶縁膜102を形成した後、シリコン基板100の上に金属シリケート絶縁膜102を介してゲート電極103Aを形成し、その後、ゲート電極103Aの両側面に側壁絶縁膜106を形成すると共にソース領域及びドレイン領域となる高濃度不純物拡散層107を形成する。その後、金属シリケート絶縁膜102における高濃度不純物拡散層107を覆う部分及び側壁絶縁膜106を反応防止用マスクとしてシリコン基板100上に堆積された金属膜108に対して熱処理を行なうことにより、ゲート電極103Aの表面部に金属シリサイド層109を選択的に形成する。

請求項（抜粋）：

半導体基板上に形成されており、シリコンを主成分とするゲート電極と、前記半導体基板における前記ゲート電極の両側に形成されており、ソース領域及びドレイン領域となる不純物拡散層とを備え、前記ゲート電極の表面部には金属シリサイド層が形成されていると共に前記不純物拡散層は金属シリケート絶縁膜により覆われており、前記金属シリケート絶縁膜は、前記金属シリサイド層を形成するための熱処理において前記金属シリサイド層となる金属材料に対して反応しない金属シリケート材料よりなることを特徴とする半導体装置。

IPC (9件)：

H01L 29/78 , H01L 21/28 301 , H01L 21/28 , H01L 21/8234 , H01L 27/088 , H01L 27/108 , H01L 21/8242 , H01L 29/43 , H01L 21/336

FI (8件)：

H01L 21/28 301 S , H01L 21/28 301 D , H01L 29/78 301 G , H01L 27/08 102 C , H01L 27/08 102 D , H01L 27/10 671 Z , H01L 29/62 G , H01L 29/78 301 P

Fターム (57件)：

4M104BB01 , 4M104BB20 , 4M104BB21 , 4M104CC05 , 4M104DD02 , 4M104DD23 , 4M104DD79 , 4M104DD84 , 4M104EE03 , 4M104EE09 , 4M104EE14 , 4M104EE15 , 4M104FF14 , 4M104GG09 , 4M104GG10 , 4M104GG14 , 4M104HH16 , 5F040DA00 , 5F040DB01 , 5F040DC01 , 5F040EC01 , 5F040EC04 , 5F040EC07 , 5F040EC13 , 5F040ED03 , 5F040EF02 , 5F040EH02 , 5F040FA05 , 5F040FB02 , 5F040FC19 , 5F048AA00 , 5F048AB01 , 5F048AC01 , 5F048BA01 , 5F048BB05 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BB16 , 5F048BB17 , 5F048BC06 , 5F048BF06 , 5F048DA25 , 5F083AD01 , 5F083AD10 , 5F083GA02 , 5F083GA06 , 5F083JA12 , 5F083JA35 , 5F083JA39 , 5F083KA01 , 5F083PR05 , 5F083PR33 , 5F083PR42 , 5F083PR52 , 5F083ZA06 , 5F083ZA12

前のページに戻る