特許

J-GLOBAL ID：200903008726440928

半導体装置の製造方法

発明者： 岡村 浩志
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-003770
公開番号（公開出願番号）：特開2003-203974
出願日： 2002年01月10日
公開日（公表日）： 2003年07月18日
要約：

【要約】【課題】 信頼性の高い配線層を有する半導体装置およびその製造方法を提供する。【解決手段】 本発明の半導体装置の製造方法は、第1配線層30を形成する工程と、前記第1配線層30の上方に、層間絶縁層40を形成する工程と、前記層間絶縁層40に、前記第1配線層30に達するスルーホール50を形成する工程と、前記スルーホール50内をNH3ガスおよびH2ガスの少なくとも一方を含むガスを用いてドライエッチングを行なう工程と、前記スルーホール50内に導電層60を埋め込む工程と、前記導電層60の上方に第2配線層70を形成する工程とを含む。

請求項（抜粋）：

以下の工程(a)〜(f)を含む、半導体装置の製造方法。(a)第1配線層を形成する工程と、(b)前記第1配線層の上方に層間絶縁層を形成する工程と、(c)前記層間絶縁層に、前記第1配線層に達するスルーホールを形成する工程と、(d)前記スルーホール内をNH3ガスおよびH2ガスの少なくとも一方を含むガスを用いてドライエッチングを行なう工程と、(e)前記スルーホール内に導電層を埋め込む工程と、(f)前記導電層の上方に第2配線層を形成する工程。

IPC (2件)：

H01L 21/768 ,  H01L 21/3065

FI (2件)：

H01L 21/90 A ,  H01L 21/302 N

Fターム (81件)：

5F004AA14 ,  5F004BA04 ,  5F004CA01 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA04 ,  5F004DA11 ,  5F004DA16 ,  5F004DA23 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB02 ,  5F004DB03 ,  5F004DB08 ,  5F004DB10 ,  5F004EA28 ,  5F004EB01 ,  5F004EB03 ,  5F033HH04 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH19 ,  5F033HH33 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK09 ,  5F033KK11 ,  5F033KK12 ,  5F033KK19 ,  5F033KK33 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP03 ,  5F033PP06 ,  5F033PP14 ,  5F033PP15 ,  5F033PP19 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ16 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033QQ95 ,  5F033QQ98 ,  5F033RR04 ,  5F033RR11 ,  5F033RR13 ,  5F033SS04 ,  5F033SS08 ,  5F033SS10 ,  5F033SS12 ,  5F033SS13 ,  5F033SS15 ,  5F033SS21 ,  5F033XX09 ,  5F033XX21 ,  5F033XX31